Circuitos lógicos digitales 3ed E-Book

Javier Vázquez del Real

• Herausgeber: Marcombo
• Kategorie: Wissenschaft und neue Technologien
• Sprache: Spanisch
• Veröffentlichungsjahr: 2023

Seitenzahl: 1104

Beschreibung

Si quiere tener a su alcance una colección de casos de estudio sobre diseño lógico digital, expuestos en capítulos individuales a modo de sesiones prácticas, ha llegado al libro indicado. En él se recurre a una versión gratuita del versátil programa PSpice para simular un amplio abanico de diseños digitales como paso previo a la verificación experimental de su funcionamiento, que se realizará mediante el cableado manual sobre placas de prototipos de circuitos integrados digitales de pequeña y mediana escala de integración. Gracias a los dispositivos lógicos de función fija y bajo coste, que integran desde simples puertas lógicas y biestables hasta decodificadores, multiplexores, sumadores, contadores y registros de desplazamiento, es posible experimentar con todos los diseños propuestos en el libro sin necesidad de contar con sofisticados recursos. El presente texto constituye, por tanto, un complemento formativo orientado a afianzar el aprendizaje de los fundamentos de la disciplina mediante un enfoque práctico que, además, le facilitará el abordaje del diseño de sistemas digitales mediante lenguajes de descripción hardware en una etapa adicional del aprendizaje. En esta tercera edición el material se ha agrupado en cinco partes. La primera de ellas persigue una primera toma de contacto con los circuitos integrados digitales a partir de sencillos montajes orientados a la caracterización eléctrica y temporal de puertas lógicas. La segunda parte incide en cuestiones de lógica puramente combinacional mediante diseños implementados tanto con puertas lógicas como con dispositivos modulares. En la tercera y cuarta parte se aborda el estudio de la lógica secuencial síncrona y asíncrona, respectivamente. La quinta y última parte comprende una variada selección de aplicaciones de las funciones lógicas de uso común que complementan el material previo y abren la puerta al estudio de una serie de áreas temáticas enraizadas en los fundamentos de las tecnologías electrónicas digitales, entre las que destacan los computadores y su estructura, los sistemas electrónicos de comunicaciones, el desarrollo de sistemas empotrados basados en microcontrolador y la implementación de diseños digitales empleando lógica configurable. Sin duda, este libro le será de gran utilidad si desea profundizar en la electrónica digital o si es un estudiante universitario que cursa asignaturas sobre dicha materia. Javier Vázquez del Real es profesor titular del área de Tecnología Electrónica de la Universidad de Castilla-La Mancha.

Leseprobe

Esta obra ha recibido una ayuda a la edición del Ministerio de Cultura y Deporte del Gobierno de España, por el Plan de Recuperación, Transformación y Resiliencia, Financiado por la Unión Europea (NextGenerationEU)

Circuitos lógicos digitales. Del diseño al experimento

Tercera edición, 2023

© 2023 Javier Vázquez del Real

© 2023 MARCOMBO, S.L.

www.marcombo.com

Diseño de la cubierta: ENEDENÚ DISEÑO GRÁFICO

Corrector: Héctor Tarancón

Directora de producción: M.ª Rosa Castillo

Imagen de la cubierta por cortesía del autor: segundero digital cableado en una placa de prototipos correspondiente a uno de los diseños propuestos en el capítulo 16.

Cadence®, OrCAD® y PSpice® son marcas registradas propiedad de Cadence Design Systems Inc.

Cualquier forma de reproducción, distribución, comunicación pública o transformación de esta obra solo puede ser realizada con la autorización de sus titulares, salvo excepción prevista por la ley. Diríjase a CEDRO (Centro Español de Derechos Reprográficos, www.cedro.org) si necesita fotocopiar o escanear algún fragmento de esta obra.

ISBN del libro en papel: 978-84-267-3595-9

ISBN del libro electrónico: 978-84-267-3645-1

Producción del ePub: booqlab

De nuevo, a mis estudiantes

“I don´t believe I can really do without teaching. The reason is, I have to have something so that when I don't have any ideas and I'm not getting anywhere I can say to myself, “At least I'm living; at least I'm doing something; I'm making some contribution” - it's just psychological. […]. So I find that teaching and the students keep life going, and I would never accept any position in which somebody has invented a happy situation for me where I don't have to teach. Never.”

Richard P. Feynman (1918-1988)“Surely You're Joking, Mr. Feynman!”, pp. 165-166

El autor

Javier Vázquez del Real se licenció en Ciencias Físicas por la Universidad de Valencia con la especialidad de Electricidad, Electrónica e Informática (1992). Cursó un posgrado sobre control de procesos industriales por ordenador en la Universidad Politécnica de Valencia (1994) y un máster en Sistemas y Redes de Comunicaciones en la Universidad Politécnica de Madrid (2001-02). Se doctoró por la Universidad de Castilla-La Mancha defendiendo una tesis sobre dispositivos biosensores (2006).

Cuenta con experiencia predoctoral en el Centro de Investigación de Dispositivos Optoelectrónicos de la empresa Alcatel en Stuttgart (1992-93), así como con el Grupo de Investigación en Ingeniería y Mecanización Agraria del Instituto Valenciano de Investigaciones Agrarias (1995-96). Entre los años 1996 y 2000 prosiguió su actividad profesional en compañías multinacionales del sector auxiliar de automoción, donde desempeñó los puestos de ingeniero de medios de prueba de módulos electrónicos (Robert Bosch España, Madrid), y seguidamente de ingeniero de calidad (Valeo Sistemas de Seguridad, Barcelona), para continuar como especialista de producto en una empresa valenciana del sector de la electromedicina.

Tras finalizar el doctorado compaginó su labor docente e investigadora en la Universidad de Castilla-La Mancha con estancias de investigación posdoctorales; en primer lugar en Inglaterra con el Grupo de Investigación en Nanotecnología, MEMS y Materiales Inteligentes de la Universidad de Newcastle y posteriormente en el País Vasco con la Unidad de Micro y Nanofabricación de TEKNIKER, un centro de la alianza tecnológica IK-4.

Desde finales de 2001 es profesor del área de conocimiento de Tecnología Electrónica vinculada al Dpto. de Ingeniería Eléctrica, Electrónica, Automática y Comunicaciones de la Universidad de Castilla-La Mancha, e imparte docencia en la Escuela Técnica Superior de Ingeniería Industrial del campus de Ciudad Real. Actualmente ejerce su actividad investigadora en el Laboratorio de Electrónica Industrial y Calidad de la Energía del Instituto de Investigaciones Energéticas y Aplicaciones Industriales de dicha universidad. Es autor del texto docente Circuitos electrónicos analógicos: del diseño al experimento (Marcombo), así como coautor de artículos de investigación en el ámbito de los sensores, los microsistemas, la instrumentación optoelectrónica, la electrónica de potencia y la calidad de la energía, todos ellos publicados en prestigiosas revistas internacionales, actas de congresos y monografías.

Contenido

Presentación

PARTE 1 Familias lógicas

1 Puertas lógicas TTL

1.1 Introducción

1.2 Estructura de una puerta TTL NAND de dos entradas

1.3 Cargabilidad de salida de una puerta inversora TTL

1.3.1 Estimación analítica

1.3.2 Análisis mediante PSpice

1.4 Características de transferencia

1.4.1 Puerta inversora TTL estándar

1.4.2 Puerta inversora (CI 7404)

1.4.3 Puerta NAND (CI 7400)

1.5 Entradas flotantes en puertas TTL

1.5.1 El riesgo potencial de las entradas flotantes

1.5.2 ¿Qué hacer con las entradas no utilizadas?

1.6 Caracterización temporal

1.6.1 Parámetros característicos

1.6.2 Oscilador en anillo

1.7 Componentes

1.8 Verificación experimental

1.8.1 Obtención de las tablas de verdad

1.8.1.1 Función lógica NOT (inversión)

1.8.1.2 Función lógica NAND

1.8.1.3 Función lógica NOR

1.8.2 Cargabilidad de salida

1.8.2.1 Estimación de la resistencia de salida de un dispositivo

1.8.3 Características de transferencia de un inversor

1.8.3.1 Característica de transferencia vs(ve)

1.8.3.2 Característica de transferencia ie(ve)

1.8.4 Entradas flotantes en una puerta NAND (CI 74x00)

1.8.5 Caracterización temporal: oscilador en anillo

1.9 Ejercicios y cuestiones de refuerzo

2 Puertas lógicas CMOS

2.1 Introducción

2.2 Estructura de una puerta CMOS NAND de dos entradas

2.3 Cargabilidad de salida de una puerta CMOS NAND

2.3.1 Consideraciones preliminares

2.3.2 Análisis mediante PSpice

2.3.2.1 Caso de estudio 1

2.3.2.2 Caso de estudio 2

2.3.2.3 Caso de estudio 3

2.3.2.4 Cargabilidad del CI 4011B

2.4 Características de transferencia

2.5 Entradas flotantes en puertas CMOS

2.6 Componentes

2.7 Verificación experimental

2.7.1 Cargabilidad de salida

2.7.2 Características de transferencia de un inversor CMOS

2.7.2.1 Característica de transferencia vs(ve)

2.7.2.2 Característica de transferencia ie(ve)

2.7.3 Entradas flotantes en una puerta NAND (CI 4011B)

2.8 Ejercicios y cuestiones de refuerzo

PARTE 2 Lógica combinacional

3 Decodificador binario básico de 2 a 4

3.1 Introducción

3.2 Decodificador binario básico de 2 a 4

3.2.1 Decodificación con salidas activas a nivel alto

3.2.2 Decodificación con salidas activas a nivel bajo

3.3 Simulación

3.3.1 Decodificación con salidas activas a nivel alto

3.3.2 Decodificación con salidas activas a nivel bajo

3.4 Componentes

3.5 Verificación experimental

3.5.1 Decodificación con salidas activas a nivel alto

3.5.2 Decodificación con salidas activas a nivel bajo

3.6 Ejercicios y cuestiones de refuerzo

4 Síntesis óptima de circuitos combinacionales

4.1 Introducción

4.2 Síntesis en forma de suma de productos (AND-OR)

4.3 Síntesis en forma de producto de sumas (OR-AND)

4.4 Síntesis de dos niveles NAND-NAND

4.5 Síntesis de dos niveles NOR-NOR

4.6 Síntesis multinivel con puertas NAND de dos entradas

4.7 Análisis transitorio: fenómenos aleatorios

4.7.1 Tipos de fenómenos aleatorios

4.7.2 Fenómenos aleatorios de función

4.7.3 Eliminación de fenómenos aleatorios

4.8 Simulación

4.8.1 Análisis en régimen permanente

4.8.2 Análisis transitorio

4.9 Componentes

4.10 Verificación experimental

4.11 Ejercicios y cuestiones de refuerzo

5 Codificador binario básico de 4 a 2

5.1 Introducción

5.2 Codificador binario básico de 4 a 2 sin prioridad

5.2.1 Codificación con entradas activas a nivel alto

5.2.2 Codificación con entradas activas a nivel bajo

5.3 Codificador binario básico de 4 a 2 con prioridad

5.3.1 Codificación con entradas activas a nivel alto

5.3.2 Codificación con entradas activas a nivel bajo

5.4 Simulación

5.4.1 Circuitos codificadores de 4 a 2 sin prioridad

5.4.1.1 Codificación con entradas activas a nivel alto

5.4.1.2 Codificación con entradas activas a nivel bajo

5.4.2 Circuitos codificadores de 4 a 2 con prioridad

5.4.2.1 Codificación con entradas activas a nivel alto

5.4.2.2 Codificación con entradas activas a nivel bajo

5.5 Componentes

5.6 Verificación experimental

5.6.1 Codificación sin prioridad y entradas activas a nivel bajo

5.6.2 Codificación con prioridad y entradas activas a nivel bajo

5.7 Ejercicios y cuestiones de refuerzo

6 Circuitos comparadores, de paridad y conversores de código

6.1 Introducción

6.2 Circuitos aritméticos comparadores

6.3 Circuito generador y circuito detector de paridad

6.4 Circuitos conversores de código

6.5 Simulación

6.5.1 Circuito comparador

6.5.2 Circuito generador de paridad

6.5.3 Circuitos conversores de código

6.6 Componentes

6.7 Verificación experimental

6.7.1 Circuito comparador

6.7.2 Circuito generador de paridad

6.7.3 Circuitos conversores de código

6.8 Ejercicios y cuestiones de refuerzo

7 Decodificador binario de 2 a 4 con control de polaridad

7.1 Introducción

7.2 Decodificador binario básico de 2 a 4 con control de polaridad

7.2.1 Tres síntesis distintas con puertas NAND de dos entradas

7.2.2 Síntesis con puertas NAND de cualquier número de entradas

7.2.3 Síntesis basada en puertas XOR

7.3 Simulación

7.4 Componentes

7.5 Verificación experimental

7.6 Ejercicios y cuestiones de refuerzo

8 Detección de números primos con multiplexores

8.1 Introducción

8.2 Diseño de un detector BCD de números primos

8.2.1 Síntesis mediante puertas lógicas

8.2.2 Síntesis mediante un multiplexor 16:1

8.2.3 Síntesis mediante un multiplexor 8:1

8.2.4 Síntesis alternativa mediante un multiplexor 8:1

8.3 Diseño de un detector de números primos de 4 bits

8.3.1 Síntesis mediante puertas lógicas

8.3.2 Síntesis mediante un multiplexor 16:1

8.3.3 Síntesis mediante dos multiplexores 8:1

8.3.4 Síntesis alternativa mediante un multiplexor 8:1

8.4 Simulación

8.4.1 Detectores BCD de números primos con multiplexor

8.4.1.1 Síntesis mediante un multiplexor 16:1

8.4.1.2 Síntesis mediante un multiplexor 8:1

8.4.1.3 Síntesis alternativa mediante un multiplexor 8:1

8.4.2 Detectores de números primos de 4 bits con multiplexor

8.4.2.1 Síntesis mediante un multiplexor 16:1

8.4.2.2 Síntesis mediante dos multiplexores 8:1

8.4.2.3 Síntesis alternativa mediante un multiplexor 8:1

8.5 Componentes

8.6 Verificación experimental

8.7 Ejercicios y cuestiones de refuerzo

9 Sumador completo y sumador binario en paralelo

9.1 Introducción

9.2 Circuito semisumador

9.3 Circuito sumador completo

9.4 Implementaciones de un sumador completo

9.4.1 Síntesis de dos niveles AND-OR mediante PAL

9.4.2 Síntesis de dos niveles NAND-NAND

9.4.3 Dos síntesis de seis niveles con puertas básicas

9.4.4 Síntesis de cuatro niveles con puertas NAND de tres entradas

9.4.5 Síntesis de dos niveles basada en puertas XOR y NAND

9.4.6 Síntesis de tres niveles basada en puertas XOR y NAND

9.5 Sumador binario en paralelo con acarreo serie

9.6 Simulación

9.6.1 Semisumador

9.6.2 Sumador completo

9.6.3 Sumador binario en paralelo de 4 bits con acarreo en serie

9.6.3.1 Propagación del acarreo y retardo asociado

9.7 Componentes

9.8 Verificación experimental

9.8.1 Semisumador

9.8.2 Sumador completo

9.8.3 Sumador binario en paralelo de 2 bits con acarreo en serie

9.9 Ejercicios y cuestiones de refuerzo

10 Unidad aritmética de 4 bits en complemento a dos

10.1 Introducción

10.2 Diseño de una unidad aritmética de 4 bits en C2

10.2.1 El sumador 74x283

10.2.2 La puerta XOR como solución para implementar la resta

10.2.3 El detector de desbordamiento

10.2.4 Unidad aritmética completa

10.3 Simulación

10.3.1 Módulo sumador

10.3.2 Módulo sumador/restador

10.3.3 Unidad aritmética con detector de desbordamiento

10.4 Componentes

10.5 Verificación experimental

10.5.1 Módulo sumador

10.5.2 Módulo sumador/restador

10.5.3 Unidad aritmética con detector de desbordamiento

10.6 Ejercicios y cuestiones de refuerzo

PARTE 3 Lógica secuencial síncrona

11 Generación de señal de reloj con circuitos astables

11.1 Introducción

11.2 Diseño de un multivibrador astable con puertas lógicas

11.3 Diseño de un multivibrador astable con el 555

11.4 Simulación

11.5 Componentes

11.6 Verificación experimental

11.7 Ejercicios y cuestiones de refuerzo

12 Contador de rizo módulo 8 con biestables T

12.1 Introducción

12.2 Dos implementaciones de un contador de rizo

12.2.1 Contador módulo 8 diseñado con biestables J – K

12.2.2 Contador módulo 8 diseñado con biestables D

12.3 La problemática de los estados espurios

12.4 Simulación

12.4.1 Respuesta del contador diseñado con biestables J – K

12.4.1.1 Filtrado de los estados espurios mediante registro

12.4.2 Respuesta del contador diseñado con biestables D

12.4.2.1 Filtrado de los estados espurios mediante registro

12.5 Componentes

12.6 Verificación experimental

12.7 Ejercicios y cuestiones de refuerzo

13 Contador de rizo módulo 8 con el 74x90

13.1 Introducción

13.2 Diseño de un contador módulo 8 con el 74x90

13.3 La problemática de los estados espurios

13.4 Simulación

13.4.1 Secuencia de estados del contador módulo 8

13.4.2 Filtrado de los estados espurios mediante registro

13.4.3 Decodificación de estados con el 7448

13.5 Componentes

13.6 Verificación experimental

13.7 Ejercicios y cuestiones de refuerzo

14 Contador síncrono reversible módulo 4 con biestables J – K

14.1 Introducción

14.2 Diseño de un contador síncrono reversible módulo 4

14.3 Simulación

14.3.1 Implementación del diseño con el CI 7473

14.3.1.1 Entrada de control S constante

14.3.1.2 Cambio de nivel lógico de S con señal de reloj en estado bajo

14.3.1.3 Cambio de nivel lógico de S con señal de reloj en estado alto

14.3.1.4 Conclusiones

14.3.2 Implementación del diseño con el CI 74LS73A

14.4 Componentes

14.5 Verificación experimental

14.6 Ejercicios y cuestiones de refuerzo

15 Contadores síncronos con el 74x163

15.1 Introducción

15.2 Diseño de contadores con el 74x163

15.2.1 Contador en modo de carrera libre (módulo 16)

15.2.2 Contador módulo 13 con la secuencia 0,1,…,12

15.2.3 Contador módulo 12 con la secuencia 3,4,…,14

15.2.4 Contador módulo 146 con la secuencia 0,1,…,145

15.3 Simulación

15.3.1 Contador en modo de carrera libre (módulo 16)

15.3.2 Contador módulo 13 con la secuencia 0,1,…,12

15.3.3 Contador módulo 12 con la secuencia 3,4,…,14

15.3.4 Contador módulo 146 con la secuencia 0,1,…,145

15.4 Componentes

15.5 Verificación experimental

15.6 Ejercicios y cuestiones de refuerzo

16 Segundero digital con contadores modulares

16.1 Introducción

16.2 Tres diseños de un segundero con contadores síncronos

16.2.1 Combinación de dos 74x163

16.2.2 Combinación de un 74x162 y un 74x163

16.2.3 Combinación de un 74x162 y un 74x161

16.3 Simulación

16.4 Componentes

16.5 Verificación experimental

16.5.1 Contador módulo 10 (unidades del segundero)

16.5.2 Contador módulo 6 (decenas del segundero)

16.5.3 Segundero digital completo

16.6 Ejercicios y cuestiones de refuerzo

17 Decodificación de los estados de un contador

17.1 Introducción

17.2 Decodificación de contadores modulares

17.2.1 Decodificación de un contador asíncrono

17.2.2 Decodificación de un contador síncrono

17.3 Riesgo de interferencias en las líneas decodificadas

17.3.1 Eliminación del riesgo de interferencias en la decodificación

17.3.1.1 Habilitación desfasada del decodificador

17.3.1.2 Filtrado mediante registro

17.3.1.3 Decodificación directa con un contador en anillo

17.4 Simulación

17.4.1 Decodificación de contadores 74x90 con dispositivos 74x138

17.4.2 Decodificación de contadores 74x163 con dispositivos 74x42

17.4.3 Eliminación del riesgo de interferencias en la decodificación

17.4.3.1 Habilitación desfasada del decodificador

17.4.3.2 Filtrado mediante registro

17.5 Componentes

17.6 Verificación experimental

17.7 Ejercicios y cuestiones de refuerzo

18 Registro de desplazamiento de 4 bits con biestables D

18.1 Introducción

18.2 Diseño de un registro de desplazamiento de 4 bits

18.3 Simulación

18.3.1 Entrada serie y salida en paralelo

18.3.2 Entrada en paralelo y salida en paralelo

18.4 Componentes

18.5 Verificación experimental

18.6 Ejercicios y cuestiones de refuerzo

19 Generador de números seudoaleatorios

19.1 Introducción

19.2 Generador seudoaleatorio de 3 bits

19.3 Generador seudoaleatorio de 4 bits

19.4 Simulación

19.4.1 Generador seudoaleatorio de 3 bits

19.4.2 Generador seudoaleatorio de 4 bits

19.5 Componentes

19.6 Verificación experimental

19.6.1 Generador seudoaleatorio de 3 bits

19.6.2 Generador seudoaleatorio de 4 bits

19.7 Ejercicios y cuestiones de refuerzo

20 Diseños con el registro de desplazamiento 74x194

20.1 Introducción

20.2 Diseño secuencial basado en el 74x194

20.2.1 Carga e inhibición

20.2.2 El contador en anillo

20.2.3 El contador Johnson

20.2.4 Comunicación serie

20.3 Simulación

20.3.1 Carga e inhibición

20.3.2 Contador en anillo

20.3.2.1 Comunicación serie

20.3.3 Contador Johnson

20.3.3.1 Comunicación serie

20.4 Componentes

20.5 Verificación experimental

20.5.1 Carga e inhibición

20.5.2 Contador en anillo y comunicación serie

20.5.3 Contador Johnson y comunicación serie

20.6 Ejercicios y cuestiones de refuerzo

21 Autómatas de estados finitos de Mealy y de Moore

21.1 Introducción

21.2 Diseño secuencial según los modelos de Mealy y de Moore

21.2.1 Especificaciones

21.2.2 Diseño según el modelo de Mealy

21.2.3 Diseño según el modelo de Moore

21.3 Simulación

21.3.1 Autómata de estados finitos de Mealy

21.3.2 Autómata de estados finitos de Moore

21.4 Componentes

21.5 Verificación experimental

21.6 Ejercicios y cuestiones de refuerzo

PARTE 4 Lógica secuencial asíncrona

22 Biestables asíncronos

22.1 Introducción

22.2 Tres tipos de biestables asíncronos

22.2.1 Biestable asíncrono sin entradas

22.2.2 Biestable asíncrono S – R

22.2.3 Biestable asíncrono S – R

22.3 Simulación

22.3.1 Biestable asíncrono S – R

22.3.1.1 Respuesta ante secuencias de entrada permitidas

22.3.1.2 Respuesta ante secuencias de entrada no permitidas

22.3.1.3 Determinación de la anchura de pulso mínima

22.3.2 Biestable asíncrono S – R

22.3.2.1 Respuesta ante secuencias de entrada permitidas

22.4 Componentes

22.5 Verificación experimental

22.5.1 Biestable asíncrono sin entradas

22.5.2 Biestable asíncrono S – R

22.5.3 Biestable asíncrono S – R

22.6 Ejercicios y cuestiones de refuerzo

23 Circuitos antirrebotes con biestables asíncronos

23.1 Introducción

23.2 La problemática de los rebotes en el diseño digital

23.3 El biestable asíncrono como circuito antirrebotes

23.3.1 Circuito antirrebotes NOR

23.3.2 Circuito antirrebotes NAND

23.3.3 Circuito antirrebotes NOT

23.3.4 Detección del acceso a un aparcamiento

23.4 Simulación

23.4.1 Funcionamiento del circuito antirrebotes NAND

23.4.2 Funcionamiento del circuito antirrebotes NOT

23.5 Componentes

23.6 Verificación experimental

23.6.1 Circuito antirrebotes NAND

23.6.2 Circuito antirrebotes NOT

23.7 Ejercicios y cuestiones de refuerzo

24 Cerradura digital de combinación

24.1 Introducción

24.2 Diseño de un detector de secuencia de modo pulso

24.2.1 Especificaciones

24.2.2 Diseño según el modelo de Mealy

24.3 Simulación

24.4 Componentes

24.5 Verificación experimental

24.5.1 Funcionamiento en ausencia de circuitos antirrebotes

24.5.2 Empleo de un biestable básico como circuito antirrebotes

24.5.3 Empleo de un biestable S – R como circuito antirrebotes

24.6 Ejercicios y cuestiones de refuerzo

25 Divisor de frecuencia asíncrono

25.1 Introducción

25.2 Diseño de un divisor de frecuencia por dos asíncrono

25.2.1 Especificaciones

25.2.2 Diseño según el modelo de Moore

25.3 Simulación

25.3.1 Diseño con biestables asíncronos S – R

25.3.2 Diseño basado en realimentación directa (caso 1)

25.3.3 Diseño basado en realimentación directa (caso 2)

25.4 Componentes

25.5 Verificación experimental

25.5.1 Diseño con biestables asíncronos S – R

25.5.2 Diseño basado en realimentación directa (caso 1)

25.5.3 Diseño basado en realimentación directa (caso 2)

25.6 Ejercicios y cuestiones de refuerzo

PARTE 5 Aplicaciones y plataformas de desarrollo

26 Aplicaciones de la decodificación

26.1 Generación de minitérminos

26.2 Decodificación de líneas de dirección

26.2.1 Los circuitos de memoria y su capacidad de almacenamiento

26.2.2 Decodificación de direcciones de memoria en un computador

26.3 Decodificación de BCD a código de siete segmentos

26.4 Decodificación de los estados de un contador

27 Aplicaciones de la codificación

27.1 Gestión priorizada de interrupciones en un procesador

27.2 Codificación de un teclado numérico

27.3 Conversión analógico-digital: el convertidor flash

27.4 Codificación de vídeo digital en formato analógico

28 Detección de errores con circuitos de paridad

28.1 Los errores de transmisión y su detección

28.2 Transmisión en paralelo con bits de paridad

28.3 Transmisión en serie con bits de paridad

28.3.1 Comprobación de redundancia vertical

28.3.2 Comprobación de redundancia horizontal

28.3.3 Comprobación de redundancia bidimensional

28.4 Otras técnicas de detección de errores

29 Aplicaciones aritméticas de comparadores y sumadores

29.1 Selector aritmético con señal de control externa

29.2 El sumador completo en los circuitos multiplicadores

29.2.1 El multiplicador matricial

29.2.2 El multiplicador con acarreo reservado

29.2.3 Otros circuitos multiplicadores

29.3 La ALU como generalización del sumador modular

29.3.1 Tres circuitos ALU y sus prestaciones

29.3.2 La ALU en los computadores

30 Aplicaciones de los contadores

30.1 Contador de pulsos en sistemas automatizados

30.2 Divisor de frecuencia

30.3 Reloj digital

30.4 El temporizador digital

30.5 Sintetizador digital de formas de onda

30.6 Medidor de frecuencia

30.7 El registro-contador en los computadores

30.7.1 El computador y su estructura interna

30.7.2 El contador de programa

30.7.3 El puntero de pila

30.7.4 El registro-contador de microprograma

30.7.5 El registro de cuenta de datos en los controladores DMA

30.7.6 El registro-contador CX de la arquitectura x86

31 Aplicaciones de los registros de desplazamiento

31.1 Lógica de interfaz en la transmisión de datos digitales

31.1.1 El papel del registro de desplazamiento en la codificación de voz

31.1.2 Tráfico de voz y datos en el bucle de abonado analógico

31.1.3 Revolución en el bucle de abonado: llega la fibra óptica

31.1.4 Transmisión serie síncrona

31.1.5 Transmisión serie asíncrona

31.2 Desplazamientos y rotaciones de bits

31.2.1 El desplazador combinacional básico

31.2.2 Desplazadores circulares

31.2.3 Instrucciones de desplazamiento en ensamblador

31.3 Establecimiento de un retardo en secuencias de bits

31.4 Generación de secuencias seudoaleatorias

31.4.1 Detección de defectos en circuitos lógicos

31.4.2 Fuentes de ruido blanco

32 Aplicaciones del multiplexado

32.1 Generación de funciones lógicas

32.2 Multiplexado de entradas analógicas en microcontroladores

32.3 Barrido multiplexado de visualizadores dinámicos

32.3.1 Barrido multiplexado con dispositivos lógicos de función fija

32.3.2 Barrido multiplexado implementado en un microcontrolador

32.3.3 Barrido multiplexado con circuitos digitales configurables

32.4 El multiplexado en la Red Telefónica Conmutada

32.4.1 Sistema de transmisión PCM-TDM de dos canales

32.4.2 Sistema de portadora digital T-1

32.4.3 Jerarquía multinivel en la RTC

32.4.4 Multiplexado y demultiplexado en redes ópticas de acceso

33 Plataformas para el desarrollo de aplicaciones

33.1 Circuitos digitales configurables y microcontroladores

33.1.1 Estrategias para implementar un circuito digital

33.1.2 Estructura y configuración de circuitos CPLD y FPGA

33.1.2.1 Arquitecturas multinivel en la lógica configurable

33.1.2.2 Lenguajes HDL para simulación y síntesis de circuitos

33.1.3 Estructura y programación de un microcontrolador

33.1.3.1 El microcontrolador y sus recursos internos

33.1.3.2 Organización del acceso a la memoria

33.1.3.3 El repertorio de instrucciones: arquitecturas CISC y RISC

33.1.3.4 Del código fuente al código máquina

33.1.3.5 El microcontrolador en los sistemas empotrados

33.1.4 Microcontroladores y circuitos FPGA: similitudes y diferencias

33.2 Circuitos configurables FPGA de Xilinx y Altera

33.3 Microcontroladores PIC de Microchip

33.4 Microcontroladores AVR y ARM de Atmel

33.5 Microcontroladores MSP430 de Texas Instruments

33.6 Microcontroladores STM32 de STMicroelectronics

33.7 Perspectivas de futuro para los microcontroladores

Apéndices

A El laboratorio docente

A.1 Introducción

A.2 La placa de prototipos

A.3 La fuente de alimentación

A.3.1 Prestaciones y manejo

A.3.2 Cableado de la fuente con una carga genérica

A.3.3 Alimentación sobre la placa de prototipos

A.3.4 Desacoplo de la fuente de alimentación

A.4 El polímetro

A.5 El osciloscopio

A.5.1 El osciloscopio HM303-6 de HAMEG Instruments

A.5.2 Sondas de medida para osciloscopio

A.6 Notas sobre los montajes experimentales

A.6.1 Instrumentación y su uso

A.6.2 Consejos prácticos

A.6.3 Componentes auxiliares

A.6.4 Errores comunes

B Riesgos eléctricos

B.1 Introducción

B.2 La conexión a tierra

B.3 Severidad de una electrocución

C Identificación de pines en circuitos integrados

C.1 Numeración de pines en un CI

C.2 Identificación de pines en puertas lógicas

C.3 Identificación de pines en otros dispositivos integrados

D Identificación de terminales en componentes optoelectrónicos

D.1 Terminales de un led

D.2 Terminales de un visualizador de siete segmentos

E Identificación de terminales en componentes eléctricos

E.1 Terminales de un potenciómetro rotatorio

E.2 Terminales de un condensador electrolítico

E.3 Terminales de un interruptor SPDT de palanca basculante

F Valores estándar de resistencias y condensadores

F.1 Código de colores para resistencias

F.2 Valores estándar de resistencias

F.3 Valores estándar de condensadores

G Notas de simulación

G.1 Introducción

G.2 Guía rápida de PSpice

G.2.1 Creación de un proyecto

G.2.2 Dibujo de un circuito en la ventana de esquemáticos

G.2.3 Perfil de simulación y ejecución

G.3 El editor de modelos de PSpice

G.4 Conexión de un bus a un circuito

G.5 Vinculación de un estímulo a un bus

G.6 Inicialización de biestables

G.7 Ubicación de componentes en bibliotecas

G.7.1 Listado de todos los componentes utilizados

G.7.1.1 Fuentes de tensión y estímulos digitales

G.7.1.2 Semiconductores discretos

G.7.1.3 Dispositivos integrados con modelo de simulación

G.7.1.4 Dispositivos integrados sin modelo de simulación

G.7.1.5 Otros componentes

H Notas sobre el álgebra de conmutación

H.1 Introducción

H.2 Postulados y teoremas del álgebra de conmutación

H.3 Funciones lógicas XOR y XNOR

I Bibliografía

I.1 Monografías

I.2 Artículos de investigación

I.3 Hojas de características técnicas

I.4 Manuales técnicos, guías de usuario y notas de aplicación

I.5 Enlaces web de interés

J Acrónimos

K Material suplementario

Presentación

¿Qué contiene este libro?

El presente libro está constituido por una selección de casos de estudio que giran alrededor del diseño de circuitos lógicos digitales combinacionales y secuenciales, acompañada de un nutrido compendio de aplicaciones relacionadas con estos. Se plantea el estudio en detalle de una serie de circuitos y sistemas que pueden formar parte del programa de un curso sobre Electrónica Digital en cualquiera de los planes de estudio de las diferentes titulaciones universitarias impartidas en Escuelas de Ingeniería y algunas Facultades de Ciencias. En cada capítulo se propone el estudio de uno o varios circuitos digitales, con un enfoque que cubre aspectos de diseño, análisis, simulación y verificación experimental; así como de caracterización en la primera parte del texto. El material está orientado a preparar el terreno de cara al trabajo a realizar en el laboratorio docente, donde el estudiante debe ir adquiriendo con la práctica la destreza suficiente que le permita montar, poner en funcionamiento y verificar la respuesta de los circuitos propuestos. Aunque el texto en su conjunto está destinado principalmente al alumnado que cursa estudios universitarios en carreras técnicas relacionadas con la Electrónica y otras disciplinas afines, al menos una parte del material también puede resultar de interés en determinados ciclos formativos ofertados en la Formación Profesional, así como en algunas asignaturas de sesgo tecnológico que se cursan actualmente en el Bachillerato. Concretamente, las secciones de carácter práctico que en cada capítulo están dedicadas al montaje experimental de los circuitos propuestos pueden resultar igualmente provechosas para estos estudios no universitarios.

El texto se ha estructurado de tal manera que cada uno de los circuitos y sistemas digitales escogidos en las diferentes sesiones prácticas se diseña y analiza en profundidad como paso previo a la verificación experimental. Por lo tanto, la cobertura de los capítulos no se limita a lo que habitualmente se encuentra en un breve guion de laboratorio, donde se acostumbra a proponer una selección de circuitos para su montaje experimental sin entrar apenas en cuestiones relevantes de análisis o diseño. Por el contrario, el material se ha elaborado procurando, dentro de lo posible, que todas las sesiones prácticas propuestas resulten autocontenidas. De esta forma el estudiante cuenta con la posibilidad de aprovecharlas al máximo, conociendo de antemano todos los detalles necesarios sobre los circuitos que deberá poner a prueba en el normalmente limitado tiempo disponible en el laboratorio docente.

A pesar del pretendido sesgo autocontenido del libro, en ningún momento se ha perseguido suplir a los textos tradicionales orientados a presentar con exhaustividad los fundamentos de la Electrónica Digital. Más bien, la intención es servir de complemento a los mismos, escogiendo un buen número de casos de estudio representativos de la lógica combinacional y secuencial para incidir sobre aspectos clave de diseño, análisis y verificación experimental de circuitos y sistemas digitales implementados con circuitos integrados de baja y media escala de integración, empleando para ello tanto herramientas de simulación como montajes con componentes electrónicos reales realizados sobre una placa de prototipos. Este planteamiento es un ejercicio pedagógico muy formativo que permite un primer acercamiento a la implementación de circuitos lógicos digitales de moderada complejidad, tanto en un contexto de simulación con ordenador como en un laboratorio de electrónica, mediante la interconexión de diferentes circuitos integrados de función fija. Dichos circuitos se incluyen para su simulación en las bibliotecas de la mayoría de los programas especializados en el diseño electrónico, y además también se encuentran comercialmente disponibles a precios muy asequibles para realizar montajes sobre placas de prototipos. El potencial de estas placas viene explotándose desde hace muchos años y actualmente siguen siendo muy populares para experimentar con todo tipo de diseños electrónicos, tanto analógicos como digitales, por parte de docentes, aficionados y profesionales. Prueba de ello es la proliferación en los últimos años de canales de YouTube orientados a la enseñanza de la Electrónica, muchos de ellos en español, que recurren al prototipado de un sinfín de diseños sobre estas versátiles plataformas. De entre todos ellos destaca especialmente, en opinión del autor, el canal en inglés de Ben Eater debido a la amplia cobertura de sus aportaciones en el campo del diseño digital. Sus vídeos abordan desde la construcción de puertas lógicas a partir de transistores hasta la demostración del funcionamiento de un computador de ocho bits.

Algunos de los chips que se utilizarán en el texto están caracterizados por una integración de sus componentes a pequeña escala (hasta diez puertas equivalentes), y contienen únicamente puertas lógicas o bien biestables. Otros chips más sofisticados con los que también se practicará integran dispositivos modulares a media escala (entre diez y cien puertas equivalentes). Cada uno de ellos implementa lógica que ya es de cierta complejidad, como corresponde al decodificador, el multiplexor, el sumador, el contador o el registro de desplazamiento. Los sistemas digitales han incorporado desde hace décadas estos sencillos circuitos integrados debido a su reducido tamaño, consumo y coste, así como a su robustez y fiabilidad. Si bien en las implementaciones de circuitos digitales que se realizan actualmente en la industria la lógica de función fija a pequeña y mediana escala de integración está siendo paulatinamente desplazada tanto por los circuitos lógicos configurables como por los circuitos integrados de función fija a muy alta escala de integración (circuitos denominados ASIC), lo cierto es que este tipo de lógica más tradicional no solo continúa utilizándose todavía en bastantes aplicaciones, sino que además facilita iniciarse en el aprendizaje práctico de la Electrónica Digital utilizando pocos recursos. Por lo tanto, es recomendable familiarizarse con estos circuitos integrados digitales, saber identificar correctamente sus pines y conocer las diferentes familias lógicas disponibles en el mercado.

De hecho, el estudiante que aproveche bien las sesiones que aquí se plantean no debería encontrar dificultades importantes en sintetizar los diseños propuestos u otros similares utilizando lógica digital configurable, como por ejemplo la que se encuentra en circuitos CPLD o FPGA, una vez esté familiarizado con la rutina de pasos a seguir para su uso. Tales dispositivos se pueden encontrar formando parte de placas de desarrollo que suelen incluir diversos elementos auxiliares como ledes, pulsadores o visualizadores, entre otros. Recurriendo a dichas placas es viable poner a prueba diseños como los presentados en este libro si se cuenta con un ordenador, una conexión USB y el software correspondiente, del que existen versiones gratuitas disponibles proporcionadas por los principales fabricantes, como Xilinx o Altera. Es un enfoque que conviene abordar en una etapa posterior (o incluso simultánea si así se prefiere), para el que es aconsejable compaginar la edición de los circuitos correspondientes mediante esquemáticos con el aprendizaje de algún lenguaje de descripción hardware como por ejemplo VHDL o Verilog. Además de la configuración del dispositivo escogido, el software también ofrece la posibilidad de simular los diseños digitales, lo que convierte las mencionadas placas de desarrollo en un entorno de aprendizaje muy recomendable. En cualquier caso, siempre es deseable contar con cierta experiencia en la implementación manual de lógica digital antes de enfrentarse a la descripción hardware de un circuito determinado escrita en alguno de los mencionados lenguajes, puesto que con frecuencia dichas descripciones puramente textuales encierran aspectos clave de la Electrónica que conviene saber identificar e interpretar correctamente. El estudiante que haya orientado así su aprendizaje habrá asimilado previamente conceptos fundamentales como son el de entrada y salida binarias; el de expresión lógica, ilustrado mediante la verificación experimental del funcionamiento de circuitos que implementan funciones tanto combinacionales como secuenciales; y por supuesto también el del flanco activo de la señal de reloj, concepto de especial relevancia, puesto que controla la dinámica de un circuito síncrono. Una vez adquirida esta formación en un contexto experimental (apoyado preferiblemente con trabajo de simulación), el estudiante contará con la formación necesaria para apreciar en su justa medida no solo el potencial sino también las limitaciones de los lenguajes de descripción hardware.

Organización del material

Los treinta y tres capítulos del texto se han agrupado en cinco partes diferentes que dotan al conjunto de cierta estructura. Cada una de ellas viene precedida por un resumen donde se da una visión general del contenido de sus capítulos.

La primera parte contiene tan solo dos capítulos. Se trata de un bloque preliminar en el que no se abordan aún cuestiones de diseño lógico propiamente dicho, sino más bien de caracterización de puertas lógicas de las familias TTL y CMOS. Esta parte introductoria sirve a la vez de punto de partida para el trabajo experimental mediante el montaje de circuitos elementales, donde el estudiante tendrá ocasión de familiarizarse con los recursos disponibles en el laboratorio docente. Entre ellos se encuentran placas de prototipos; circuitos integrados digitales; componentes eléctricos, electrónicos y optoelectrónicos diversos; cables e instrumentación).

La segunda parte abarca ocho capítulos y está dedicada exclusivamente al diseño de lógica puramente combinacional utilizando circuitos integrados de baja y media escala de integración. Además de realizaciones físicas basadas en puertas lógicas de diferentes tipos, se proponen otros diseños que hacen uso de la lógica combinacional modular, concretamente del circuito multiplexor y del sumador de cuatro bits, en los capítulos ocho y diez respectivamente.

La tercera parte, orientada al diseño lógico secuencial síncrono, consta de once capítulos y es la más extensa. En ella se plantean diversos diseños haciendo uso tanto de biestables síncronos como de contadores y registros de desplazamiento, que son dispositivos típicos de la lógica secuencial modular a media escala de integración. Además incluye, en combinación con algunos de los circuitos secuenciales bajo estudio, la aplicación de otros circuitos integrados combinacionales no cubiertos en la segunda parte, como es el caso de los decodificadores modulares 74x42, 74x48 y 74x138.

La cuarta parte está reservada a la lógica secuencial asíncrona y sus peculiaridades, a la que se dedican cuatro capítulos. Aunque se puede afirmar que el diseño digital secuencial ha mostrado desde sus comienzos una tendencia a escoger diseños de naturaleza síncrona siempre que ha sido viable, resulta muy formativo asimilar nociones clave sobre los fundamentos del diseño secuencial asíncrono.

La quinta y última parte contiene ocho capítulos en los que, a diferencia de los casos de estudio propuestos a lo largo de las cuatro partes anteriores, se adopta un enfoque distinto centrado en una selección de aplicaciones destacadas de la lógica digital que sirven de complemento al resto del material.

El libro termina con una serie de apéndices concebidos en su mayoría como una asistencia al trabajo en el laboratorio docente. Dado el énfasis experimental de las sesiones prácticas propuestas en el libro, se recomienda que el estudiante haga una lectura de estos apéndices, especialmente de los dos primeros, antes de enfrentarse al montaje de los circuitos y a la verificación de su funcionamiento. En ellos se describen cuestiones de interés práctico relacionadas con el manejo del material existente en el laboratorio, las precauciones a tener en cuenta en la manipulación de equipos conectados a la red eléctrica, los valores estándar de las resistencias y condensadores, la identificación de terminales en diferentes tipos de componentes y la lista de todos los circuitos integrados empleados en los montajes experimentales, con la descripción del patillaje correspondiente en cada caso. Asimismo, se incluye un breve apéndice pensado para facilitar el trabajo con la herramienta de simulación PSpice en entornos digitales, y otro sobre el álgebra de conmutación que puede venir bien tener a mano para seguir algunas manipulaciones algebraicas que se realizan en algunos de los diseños propuestos. Seguidamente se listan las fuentes citadas a lo largo del texto, tanto monografías como hojas de características técnicas de diversos fabricantes y manuales diversos, para concluir con una recopilación de los acrónimos empleados a lo largo del texto y un último apéndice que hace referencia al material suplementario que acompaña al libro.

Estructura de los capítulos

Todos los capítulos de las cuatro primeras partes comparten una estructura común, con independencia de su extensión. En primer lugar se sitúa el circuito o sistema lógico digital bajo estudio en un marco teórico adecuado para abordar cuestiones relacionadas con su diseño (o bien con su caracterización, en el caso particular de los dos primeros capítulos, dedicados a aspectos más tecnológicos). También se intenta destacar desde un principio la relevancia de los distintos dispositivos empleados citando aplicaciones del mundo real donde son comúnmente empleados, que se desarrollan en la quinta parte. El análisis de la respuesta de los diseños propuestos se apoya fundamentalmente en la herramienta de simulación PSpice, que resulta idónea ya que permite anticipar la respuesta de los circuitos antes de ponerlos a prueba en el laboratorio. En una breve sección posterior de cada capítulo se enumeran los componentes electrónicos necesarios para proceder a su montaje. A continuación se describe paso a paso el procedimiento a seguir para llevar a cabo la verificación experimental en el laboratorio, que ha sido redactado con suficiente detalle para que al estudiante le resulte fácil ponerlo en práctica de forma autónoma. El procedimiento experimental plantea además una serie de cuestiones a resolver en muchos de los capítulos, orientadas a verificar la correcta interpretación de las medidas realizadas y, en general, a afianzar conceptos y profundizar en el aprendizaje. Finalmente, la última sección de cada capítulo propone una serie breve de ejercicios y cuestiones relacionados no tanto con el trabajo experimental como con diferentes aspectos de los diseños lógicos propuestos.

Programas de apoyo al trabajo con circuitos lógicos

A lo largo de todo el texto se ha recurrido a las versiones 16.3 y 17.2 de la herramienta de edición de esquemáticos OrCAD Capture junto al simulador PSpice A/D con el fin de analizar la respuesta de los circuitos lógicos bajo estudio. Para ello ha bastado normalmente con generar los pertinentes cronogramas, aunque, sobre todo en los dos primeros capítulos, se han ejecutado simulaciones monitorizando además voltajes y corrientes en los nodos de interés. No lleva demasiado tiempo familiarizarse con el entorno de simulación PSpice, ya que se trata de un programa relativamente sencillo de utilizar y es empleado en numerosos textos docentes de electrónica, tanto digital como analógica y de potencia, así como en el análisis de circuitos eléctricos, debido a su versatilidad.

PSpice se introdujo en el mercado en enero de 1984 y hoy en día sigue gozando de gran popularidad, no solo en el entorno académico sino también en el profesional. Probablemente la mayor ventaja de PSpice es que existe una versión gratuita para estudiantes accesible desde varias páginas web como por ejemplo la de OrCAD, en la que desde hace algún tiempo es necesario el registro previo acreditándose como estudiante para proceder a la descarga:

https://www.orcad.com/orcad-academic-program

El paquete OrCAD, en su versión para estudiantes, permite la edición de esquemáticos, así como la simulación y el diseño de placas de circuito impreso. Resulta muy útil en entornos académicos debido a que, pese a sus restricciones (están limitados el número de nodos y los componentes de un circuito, así como los elementos disponibles en las diferentes bibliotecas), permite simular perfectamente circuitos que, construidos a partir de un amplio abanico de circuitos integrados, pueden llegar a ser de moderada complejidad.

La familia de productos OrCAD, que pertenece a Cadence, incluye (entre otros) Capture, una interfaz con la que se puede realizar cómodamente una representación gráfica de un circuito sin necesidad de describir su lista de conexiones (netlist), así como PSpice A/D, que es el programa de simulación. También existe una herramienta orientada a la realización de placas de circuito impreso, llamada PCB Editor.

PSpice es una adaptación comercialmente disponible de SPICE, un programa de simulación de circuitos desarrollado por el Departamento de Ingeniería Eléctrica e Informática (Department of Electrical Engineering and Computer Science) de la Universidad de California, en Berkeley, en la década de 1970. Además, PSpice va acompañado del visualizador gráfico Probe, que resulta muy práctico ya que permite mostrar y analizar gráficamente la forma de onda de cualquier voltaje o corriente en un circuito.

En cualquier caso, en el campo de las herramientas de simulación existen alternativas a PSpice de diferentes fabricantes que en ocasiones cuentan con alguna versión educacional gratuita, y que permiten trabajar con circuitos similares a los del presente texto. Se recomienda que el estudiante aprenda a desenvolverse bien con alguna de ellas.

Características de la tercera edición

La tercera edición, con una extensión considerablemente mayor que las dos anteriorres, incluye seis nuevos casos de estudio que se añaden a los diecinueve de la segunda edición, publicada por Marcombo en 2020. Dos de ellos pertenecen a la lógica combinacional (capítulos 5 y 9) y los cuatro restantes a la secuencial (capítulos 12, 17, 23 y 24), cuyo material aparece dividido ahora en dos partes diferentes, una que agrupa la lógica secuencial síncrona y otra la asíncrona. También se ha ampliado notablemente la extensión de un buen número de capítulos de la segunda edición, reescribiendo además parte del texto original.

Por otro lado, se ha optado por reubicar en la última parte del libro las referencias a las aplicaciones de los dispositivos lógicos presentados, que hasta ahora aparecían dispersas por los diferentes capítulos. Estos contenidos no solo se han agrupado, sino que se han ampliado de forma significativa, resultando en un extenso compendio de aplicaciones típicas de los sistemas electrónicos digitales que contribuyen a enriquecer el texto. Se pretende con esta nueva redistribución del material centrarse únicamente en lo fundamental cuando se aborda un nuevo caso de estudio, manteniendo al mismo tiempo las menciones oportunas a las aplicaciones y dónde encontrarlas exactamente en la última parte del texto si se desea consultarlas en algún momento. En este sentido, esta tercera edición ha evolucionado para convertirse en un texto híbrido que aúna el enfoque práctico de los casos de estudio propuestos en ediciones anteriores con el sesgo descriptivo propio de la exposición teórica de las aplicaciones.

También se han añadido dos nuevos apéndices y se ha introducido material nuevo en algunos ya existentes en la anterior edición, incluyendo el de las fuentes bibliográficas. Estas han sido actualizadas en algunos casos añadiendo las ediciones más recientes de algunas monografías ya incluidas. Las referencias a las nuevas ediciones se han añadido oportunamente a lo largo de todo el texto tras un meticuloso proceso de revisión, manteniendo las referencias originales a las pasadas ediciones solo cuando ha sido imprescindible.

Además, y como novedad destacada, se proporciona material suplementario para su descarga desde el repositorio de la editorial. Este material consiste, por un lado, en una amplia colección de esquemáticos generados con la versión gratuita OrCAD Lite 17.2; y por otro, en una selección de hojas de características técnicas descargadas de Internet que han sido referenciadas a lo largo del texto, generalmente de circuitos integrados pero también de otros componentes electrónicos.

Notación y convenciones utilizadas

Por lo que respecta a la notación empleada, en esta tercera edición se mantiene el criterio adoptado en la segunda, donde se escogieron varios tipos de letra con el fin de mejorar la legibilidad. Mientras que el grueso del texto se ha redactado con Times New Roman, se ha optado por Courier New para escribir las expresiones y variables, tanto booleanas como convencionales, así como los elementos de interfaz correspondientes a los símbolos lógicos utilizados en los esquemas de los circuitos. También se ha empleado el tipo de letra Calibri Light de forma puntual (es el caso de, por ejemplo, los nombres de las plataformas de prototipado y los entornos de desarrollo citados en el capítulo 33).

Por otro lado, el editor de ecuaciones 3.0 de Microsoft con el que se crearon todas las ecuaciones y expresiones lógicas de las anteriores ediciones es un componente de terceros que ya no está disponible y ha sido sustituido por el editor integrado de ecuaciones de Office. Dicho editor ha sido utilizado tanto en los nuevos capítulos como también en los ya existentes, con el objetivo de unificar la presentación de la totalidad de las ecuaciones y expresiones lógicas que aparecen en la presente edición.

Finalmente, cabe mencionar que debido a las limitaciones inherentes al editor de esquemáticos de PSpice, el complemento lógico de las variables y expresiones se representa con prima únicamente en los circuitos creados con dicho editor, mientras que en el texto se emplea la notación habitual con barra (es decir, x en lugar de x’). Además de recurrir a la notación con prima, en los terminales externos de los circuitos lógicos los identificadores de las señales que son activas a nivel lógico bajo se representan generalmente añadiendo indistintamente a la entrada o la salida correspondiente el sufijo N (negado) o bien el sufijo _L (low). Ambas convenciones son equivalentes al emplear la barra de complemento lógico, que como se ha mencionado no es posible representarla en los circuitos. Así por ejemplo, en la figura 10.2 del texto se encuentra la señal SN/R, que representa S/R; mientras que en la figura 15.13 puede verse que la entrada de borrado activa a nivel bajo del contador 74x163, que se acostumbra a llamar CLR o bien Clear en la literatura técnica, tiene un identificador de señal denominado CLR_L en su terminal externo.1

Agradecimientos

El laboratorio docente es un excelente banco de pruebas donde experimentar con los diseños digitales escogidos para elaborar este libro. Son numerosas las promociones que han cursado estudios en la Escuela Técnica Superior de Ingeniería Industrial de la Universidad de Castilla-La Mancha desde el curso académico 2001-02, en el que el autor comenzó a impartir docencia en dicho centro. A lo largo de todos estos años los estudiantes han afianzado su conocimiento de los fundamentos de la Electrónica Digital enfrentándose al montaje y verificación experimental de una selección de los mencionados circuitos lógicos. Esta presentación quedaría incompleta, por lo tanto, sin agradecerles su dedicación, sugerencias y comentarios en las sesiones prácticas de laboratorio, que han contribuido positivamente a ir dando forma al presente texto. A todos ellos está dedicado el libro (y muy especialmente a aquellos que preguntan, se cuestionan los resultados y muestran iniciativa).

También es de agradecer la política de difusión de los productos OrCAD por parte de la compañía que lo desarrolla, al poner a disposición de los estudiantes una versión gratuita del programa de simulación.

Javier Vázquez del Real

Área de Tecnología ElectrónicaDpto. de Ingeniería Eléctrica, Electrónica, Automática y Comunicaciones Escuela Técnica Superior de Ingeniería Industrial (Campus de Ciudad Real)Universidad de Castilla-La Mancha

1 Conviene advertir aquí, para evitar confusiones, que la entrada de borrado se identifica en la mencionada figura como CLR en lugar de CLR. Esto es debido a que el circuito se ha creado utilizando el símbolo lógico disponible en las bibliotecas de PSpice para el 74x163, en el que sus entradas de borrado y carga se representan de forma incorrecta al emplear en ambas la barra de complemento lógico, cuando lo cierto es que el mencionado símbolo incorpora en ambas entradas sendas burbujas de inversión, que ya proporcionan dicho complemento. En el capítulo 3 se menciona de nuevo esta cuestión en el contexto de los símbolos disponibles en PSpice para algunos circuitos decodificadores. En realidad se trata de una mala práctica que no es infrecuente encontrar en los símbolos de circuito de numerosos dispositivos lógicos.

Parte 1

FAMILIAS LÓGICAS

1 Puertas lógicas TTL

2 Puertas lógicas CMOS

Esta parte preliminar está dedicada a la caracterización de puertas sencillas de las familias lógicas TTL y CMOS, que son las más extendidas hoy en día. Tiene, por lo tanto, un sesgo marcadamente tecnológico, y se incidirá en diferentes cuestiones de interés que involucran a magnitudes eléctricas como son corrientes y tensiones. Por el contrario, en el resto del libro, dedicado al diseño digital, se adopta un enfoque necesariamente distinto que se abstrae por completo de la tecnología subyacente para girar alrededor de los dos únicos niveles lógicos existentes en la lógica digital.

La familia TTL pertenece al conjunto de las familias lógicas bipolares, mientras que la familia CMOS se integra dentro de las unipolares. El resto de las familias lógicas existentes no son tan populares al estar concebidas para aplicaciones específicas, como sucede con las familias bipolares ECL (de alta velocidad) y HTL (de elevada inmunidad al ruido); o simplemente han quedado obsoletas con el paso del tiempo, como es el caso de las familias bipolares RTL y DTL, que en su momento fueron tecnologías pioneras pero que con el paso del tiempo han visto cómo sus prestaciones eran claramente y hoy ya no resultan competitivas.

El estudio experimental que se plantea con puertas lógicas TTL en el primer capítulo comienza con la obtención de la tabla de verdad de algunas funciones lógicas sencillas. Seguidamente se analiza la cargabilidad de la lógica para pasar a representar las características de transferencia de tensión y de corriente de un dispositivo inversor ante un barrido de la tensión de entrada. Posteriormente el estudio se centra en la problemática de las entradas flotantes para finalizar con una caracterización temporal. Como paso previo al trabajo en el laboratorio se anticipan los resultados que se esperan obtener mediante PSpice mediante un análisis pormenorizado de las simulaciones planteadas, donde se determina la influencia de los parámetros físicos de los modelos de dispositivo en las respuestas obtenidas.

El enfoque escogido para abordar la tecnología CMOS en el capítulo 2 sigue en líneas generales los mismos pasos que en el caso de TTL, salvo por la obtención de las tablas de verdad correspondientes y la caracterización temporal, que se omiten. El estudio de este capítulo permitirá identificar las diferencias que existen entre ambas tecnologías.

Esta fotografía, realizada durante la ejecución de las prácticas de laboratorio, muestra un sencillo montaje experimental orientado a la obtención de la característica de transferencia de tensión de un inversor implementado mediante una puerta lógica NAND fabricada con tecnología CMOS. El montaje emplea un potenciómetro para hacer un barrido de tensión en las entradas cortocircuitadas de la puerta NAND, mientras que el voltaje en la salida de la puerta se monitoriza mediante un osciloscopio.

1

Puertas lógicas TTL

1.1 Introducción

1.2 Estructura de una puerta TTL NAND de dos entradas

1.3 Cargabilidad de salida de una puerta inversora TTL

1.4 Características de transferencia

1.5 Entradas flotantes en puertas TTL

1.6 Caracterización temporal

1.7 Componentes

1.8 Verificación experimental

1.9 Ejercicios y cuestiones de refuerzo

1.1 Introducción

El objetivo de este primer capítulo es revisar algunos de los conceptos más relevantes relacionados con las puertas lógicas de la familia TTL1 y su caracterización eléctrica y temporal. Aunque la familia TTL fue el referente indiscutible de la industria microelectrónica durante más de veinte años, a lo largo de la década de 1990 cedió el testigo de forma definitiva a los circuitos CMOS,2 que siguen siendo hegemónicos hoy en día al satisfacer la práctica totalidad de la demanda del mercado mundial de CI ([wak18]).3 Sin embargo, la tecnología TTL sigue vigente, y su estudio constituye un excelente punto de partida para comparar algunas de sus características eléctricas típicas con las propias de los dispositivos CMOS, a los que está dedicado el siguiente capítulo.

Con la finalidad de facilitar la interpretación de las medidas de laboratorio que se proponen en la sección dedicada a la verificación experimental, conviene empezar el capítulo recordando la estructura interna de una puerta TTL NAND de dos entradas. Posteriormente se hará uso de PSpice para anticipar los resultados que, de forma aproximada, se deberán obtener a partir de los diferentes montajes experimentales propuestos.

Primeramente el estudiante se familiarizará con la instrumentación y el material de laboratorio mediante montajes sencillos orientados a la verificación de la tabla de verdad de las funciones lógicas NOT, NAND y NOR.4 A continuación se analizarán los efectos de carga empleando varias cargas resistivas para, seguidamente, pasar a la obtención de las características de tensión y de corriente de entrada de un inversor ante un barrido de tensión en la entrada de una puerta lógica. La caracterización eléctrica se completará estudiando el comportamiento de un dispositivo sencillo, como es una puerta NAND de dos entradas cuando una de sus entradas permanece flotante (es decir, sin conectar).

Finalmente, y por lo que respecta a la caracterización temporal, se propone experimentar con el montaje de un circuito oscilador muy sencillo recurriendo únicamente a puertas inversoras. Dicho circuito permite deducir de forma inmediata, a partir de medidas realizadas con el osciloscopio, los retardos de propagación de dichos inversores y contrastarlos con los publicados por los fabricantes en sus hojas de características técnicas.

1.2 Estructura de una puerta TTL NAND de dos entradas

La familia lógica TTL evolucionó a partir de la DTL,5 ambas basadas en tecnología bipolar. Las puertas DTL se caracterizan por hacer uso únicamente de diodos y resistencias en su etapa de entrada para implementar funciones lógicas, como muestra la estructura interna de una puerta NAND de dos entradas A y B y salida Z en la figura 1.1.

En la lógica DTL una entrada a 0 polariza directamente su diodo asociado (D1 o bien D2), de manera que en el ánodo del diodo correspondiente existe un nivel lógico bajo resultante de la tensión aplicada en la entrada de la puerta sumada a la pequeña caída de tensión entre los dos terminales del diodo polarizado directamente (de unos 0,7 V en el caso habitual de dispositivos fabricados con silicio). Por otro lado, una entrada a 1 corta al diodo correspondiente y, en consecuencia, la tensión en su ánodo alcanza la tensión de alimentación a través de la resistencia de 5 k∧ que conecta dicho ánodo con VCC. Si una entrada dada no se conecta, quedando por tanto flotante, el diodo asociado a dicha entrada estará igualmente cortado y la situación es, en la práctica, equiparable al caso de un 1 lógico en la entrada, con la salvedad importante de que el valor instantáneo de tensión en el nodo de entrada puede llegar a corresponderse con un 0 lógico de forma puntual, como consecuencia del ruido introducido por la conmutación de otros subcircuitos lógicos pertenecientes al mismo módulo digital (u otra fuente de ruido de origen diferente). La sección 1.5 está íntegramente dedicada a las entradas flotantes.

Figura 1.1 Estructura interna de una puerta NAND DTL de dos entradas A y B y salida Z. (Adaptada de [mil89]).

Con la llegada de la tecnología TTL, los diodos D1 y D2 representados en la puerta lógica DTL de la figura 1.1 fueron reemplazados por un único transistor de emisor múltiple, caracterizado por incorporar un terminal de emisor independiente por cada entrada lógica. La estructura interna completa de una puerta NAND de la subfamilia TTL estándar de dos entradas, que se muestra en la figura 1.2, se describe con mayor o menor detalle en numerosos textos.6 Conviene advertir que en la estructura de la puerta no se ha representado el transistor de emisor múltiple representativo de la tecnología TTL (que correspondería a Q1), sino que se ha optado por desdoblarlo en dos transistores convencionales de emisor único, uno por cada entrada (denotados por Q1_A y Q1_B), de forma que sus terminales de base y de colector quedan conectados respectivamente entre sí. Con esta representación se persigue destacar el hecho de que el origen de la tecnología evolucionó a partir de dispositivos DTL.

Como corresponde a la función lógica asociada a una puerta NAND, la salida será un 1 lógico en el caso de que en al menos una de las dos entradas A o B se dé un 0 lógico. Un análisis pormenorizado de los voltajes en los nodos de la puerta lógica permite concluir que un nivel lógico bajo en una de las dos entradas obliga a que el transistor Q1_A o bien el Q1_B se sature ([ras02], [sed98]). Con cualquiera de estos dos transistores saturado se tiene un nivel de tensión bajo en la base del transistor Q2, con lo que su unión base-emisor no podrá polarizarse adecuadamente y en consecuencia tanto Q2 como Q3 estarán cortados. Respecto a Q4, que estará activo, dos modos de funcionamiento son posibles en función de la corriente en la carga (conducción o bien saturación), como se analiza en la siguiente sección.

Figura 1.2 Estructura interna de una puerta NAND de dos entradas de la subfamilia TTL estándar, en la que se muestra un transistor bipolar convencional de emisor único por cada entrada en lugar del único transistor de emisor múltiple característico de la etapa de entrada. (Adaptada de [sed98]).

La tecnología TTL estándar evolucionó posteriormente con la incorporación de diodos Schottky, caracterizados por una tensión de codo moderada, de unos 0,5 V [sed98]. Conectados entre los terminales de base y colector de un transistor bipolar, los diodos Schottky consiguen evitar la saturación del transistor, mejorando así la velocidad de respuesta del dispositivo. Esta variante, que se denomina tecnología TTL Schottky, se emplea en todas las subfamilias TTL actuales.7 En el apartado 1.3.1 de la siguiente sección se encuentra una relación de todas ellas, junto a las subfamilias TTL pioneras a partir de las cuales surgieron.

1.3 Cargabilidad de salida de una puerta inversora TTL

Se pretende analizar aquí la influencia de la corriente demandada por una carga resistiva sobre la tensión de salida de una puerta inversora TTL en estado alto conectada a dicha carga. No se aborda el caso de la salida en estado bajo, aunque el estudiante interesado puede consultar por ejemplo [bog92], [ras02] o bien [sed98].

Para el estudio de la cargabilidad de salida se empleará una puerta TTL estándar similar a la representada en la figura 1.2, pero con una única entrada en lugar de dos y conectada a una carga resistiva RL, como muestra la figura 1.3. La entrada A se conecta además a tierra para forzar un estado alto en la salida Z, ya que la puerta funciona como un inversor. El nodo de alimentación se conecta a 5 V.

Figura 1.3 Puerta inversora TTL estándar con carga conectada en su nodo de salida Z y entrada única A conectada a tierra para forzar un estado alto en su salida.

1.3.1 Estimación analítica

Supongamos primeramente que la carga RL se encuentra desconectada de la salida Z. Dado que el transistor Q3 está cortado debido a la presencia de un 0 lógico en la entrada A según se dedujo en la sección anterior, cabría pensar a priori que Q4 estará igualmente cortado porque no existe camino alguno por el que fluya la corriente, ni por el propio Q4 ni por el diodo D. En realidad esto no es exactamente así, ya que existe una pequeña corriente de fugas, del orden del μA, que circula por Q3 hacia tierra y que en consecuencia polariza débilmente tanto a la unión base-emisor de Q4 como a D. Suponiendo que la puerta lógica se ha construido sobre Si y que la caída de tensión en los diodos base-emisor del transistor Q4 y del diodo D es de unos 0,4 V (claramente inferior a los 0,7 V que típicamente se dan cuando la polarización tiene lugar con suficiente corriente),8 resulta la siguiente estimación para la tensión en el nodo de salida Z:

Cabe observar que, en buena aproximación, se ha despreciado la caída de tensión en la resistencia de 1,6 kΩ, al ser la corriente de base de Q4 muy pequeña.

Si ahora se carga la salida con RL, y dado que Q3 está cortado, Q4 y D pueden conducir mucha más corriente, que encuentra un camino hacia tierra a través de la carga RL. En este caso la caída de tensión en la resistencia de 1,6 kΩ no es en general despreciable, resultando la siguiente tensión en la salida Z en estado alto:

Si suponemos ahora que la salida tiene conectada una carga resistiva lo suficientemente pequeña, fluirá una corriente aún mayor que acabará obligando a Q4 a entrar en el estado de saturación. Con Q4 saturado el voltaje de salida resulta:

TTL estándar (74)

TTL de alta velocidad (74H)

TTL de bajo consumo (74L)

TTL Schottky (74S)

TTL Schottky de bajo consumo (74LS)

TTL Schottky avanzada (74AS)

TTL Schottky avanzada de bajo consumo (74ALS)

TTL Schottky de alta velocidad (74F)

Tabla 1.1 Parámetros eléctricos y temporales característicos de diferentes subfamilias TTL de la serie 54/74.9 (Adaptada de [ras02]).

Conviene apuntar que, si bien la presencia de la resistencia de colector de Q4 parece contraproducente, pues reduce notablemente la tensión en la salida en estado alto para corrientes de carga altas, resulta prudente contar con ella en el diseño de la puerta lógica, puesto que limita la corriente por Q4 en el caso de que accidentalmente la salida se cortocircuite, evitando así que el dispositivo se dañe irreversiblemente.

1.3.2 Análisis mediante PSpice

Resulta ilustrativo contrastar la predicción deducida analíticamente en el apartado anterior para varias corrientes de carga con resultados obtenidos mediante simulación. Ejecutando PSpice con el circuito de la puerta inversora TTL estándar de la figura 1.3 y cuatro cargas óhmicas diferentes, resultan los voltajes de salida en estado alto vOH que se agrupan en la tabla 1.2, a partir de los cuales se pueden calcular con la ley de Ohm las correspondientes corrientes en la carga en estado alto iOH